您的位置: 首頁 >商業(yè) >

三星開發(fā)了新的堆垛工藝forDRAM

2020-04-01 11:34:09 編輯: 來源:
導(dǎo)讀 三星宣布,它已經(jīng)開發(fā)了一個全D RAM疊加內(nèi)存包使用“通過硅通”(T SV)技術(shù),這據(jù)稱導(dǎo)致內(nèi)存包更快,更小,消耗更少的功率。 通常,存儲器芯片是通過電線鍵合連接的,這需要模具之間的垂直間隔。 三星的WSP技術(shù)使用垂直在硅中制造的微米大小的孔直接用銅填充連接存儲電路,消除了對間隙的需求。 三星電子(SamsungElectronics)內(nèi)存事業(yè)部互聯(lián)技術(shù)開發(fā)團(tuán)隊(duì)副總裁鐘泰京(Tae-Gyeong

三星宣布,它已經(jīng)開發(fā)了一個全D RAM疊加內(nèi)存包使用“通過硅通”(T SV)技術(shù),這據(jù)稱導(dǎo)致內(nèi)存包更快,更小,消耗更少的功率。 通常,存儲器芯片是通過電線鍵合連接的,這需要模具之間的垂直間隔。 三星的WSP技術(shù)使用垂直在硅中制造的微米大小的孔直接用銅填充連接存儲電路,消除了對間隙的需求。

三星電子(SamsungElectronics)內(nèi)存事業(yè)部互聯(lián)技術(shù)開發(fā)團(tuán)隊(duì)副總裁鐘泰京(Tae-Gyeong Chung)表示:“基于TSV的新型MCP(多芯片封裝)疊加技術(shù)提供了下一代封裝解決方案,將滿足日益增長的對小型、高速、高密度存儲器的需求。 “此外,我們的WSP技術(shù)所取得的性能進(jìn)步可用于許多不同的半導(dǎo)體封裝組合,例如邏輯與內(nèi)存相結(jié)合的封裝系統(tǒng)解決方案?!比堑腤SP技術(shù)不僅是為了減少封裝的整體尺寸,而且還允許芯片更快地運(yùn)行和使用更少的功率。 雖然所有這些聽起來都很有趣,但新聞稿暗示,這項(xiàng)技術(shù)是為2010年及以后的下一代計(jì)算系統(tǒng)設(shè)計(jì)的。


免責(zé)聲明:本文由用戶上傳,如有侵權(quán)請聯(lián)系刪除!

精彩推薦

圖文推薦

點(diǎn)擊排行

2016-2022 All Rights Reserved.平安財(cái)經(jīng)網(wǎng).復(fù)制必究 聯(lián)系QQ280 715 8082   備案號:閩ICP備19027007號-6

本站除標(biāo)明“本站原創(chuàng)”外所有信息均轉(zhuǎn)載自互聯(lián)網(wǎng) 版權(quán)歸原作者所有。