AMD最近的復(fù)蘇主要?dú)w功于Zen CPU微體系結(jié)構(gòu)的成功

AMD最近的復(fù)蘇主要?dú)w功于Zen CPU微體系結(jié)構(gòu)的成功，該體系結(jié)構(gòu)現(xiàn)在已成功地融入了移動(dòng)，臺(tái)式機(jī)和服務(wù)器處理器中。

簡(jiǎn)潔的Zen于2017年3月問(wèn)世，第二代設(shè)計(jì)在2018年4月奪走了所有低調(diào)的架構(gòu)成果，而第三代則在2019年7月宣布了更深層次的架構(gòu)改進(jìn)和主流核心的兩倍。

與AMD的激光聚焦和準(zhǔn)時(shí)執(zhí)行能力相吻合，競(jìng)爭(zhēng)對(duì)手Intel陷入了制造延誤，并因此導(dǎo)致其Core系列產(chǎn)品路線圖滑落。

盡管世界各地發(fā)生了什么事，但AMD執(zhí)行時(shí)鐘仍需要時(shí)間來(lái)進(jìn)行Zen的下一次改進(jìn)。第四代產(chǎn)品采用了進(jìn)一步完善的Zen 3架構(gòu)，并首次在帶有5000系列商標(biāo)的臺(tái)式Ryzen處理器上首次亮相。

Zen 3與Zen 2的改進(jìn)

考慮AMD工程師從功能強(qiáng)大的Zen 2內(nèi)核到Zen 3的改進(jìn)是很有啟發(fā)性的。這種基礎(chǔ)為理解基準(zhǔn)性能提供了背景。

該AMD幻燈片巧妙地總結(jié)了Zen 3的主要改進(jìn)。在短暫的時(shí)間內(nèi)混合了架構(gòu)和模型，重要的是要意識(shí)到Zen 3保留了與現(xiàn)有Zen 2相同的內(nèi)核和線程拓?fù)浣Y(jié)構(gòu)，以提高整體期望。將看到計(jì)算資源的加倍和改進(jìn)的架構(gòu)一舉。Zen 2將總體標(biāo)準(zhǔn)設(shè)置得很高;Zen 3可以使其健康向上，但并非不可思議。

有了這種解決方案，AMD表示，Zen 3的目標(biāo)是在Zen 2上提升每個(gè)時(shí)鐘(IPC)和頻率的指令...而無(wú)需更改制造工藝或增加長(zhǎng)期AM4插槽的插槽功率。

通過(guò)下面將詳細(xì)介紹的更改，AMD表示，基于25種常見工作負(fù)載的幾何平均值，與Zen 2相比IPC提升了19%。IPC與頻率無(wú)關(guān)，這意味著增益僅來(lái)自“硬鼻子”架構(gòu)改進(jìn)。

考慮到這一點(diǎn)，您可能還記得，Zen 2的IPC提升比Zen +高出13%，原始Zen達(dá)到16%。AMD承諾在較短的時(shí)間內(nèi)提供更多服務(wù)。

在即將發(fā)布時(shí)，我們將詳細(xì)討論體系結(jié)構(gòu)改進(jìn)的細(xì)節(jié)，但是從這張幻燈片中可以得出的結(jié)論是，Zen 3比修補(bǔ)區(qū)域更接近于整潔的翻新。聰明的處理器設(shè)計(jì)是一種平衡行為，可以在不引入其他瓶頸的情況下，充分滿足每個(gè)階段(前端，執(zhí)行，退休)的需求。很明顯，Zen 3的IPC收益的很大一部分來(lái)自改進(jìn)前端和添加另一個(gè)負(fù)載存儲(chǔ)單元。

當(dāng)您查看處理器拓?fù)涞淖兓瘯r(shí)，很容易理解其中的很大一部分。上面的幻燈片簡(jiǎn)要介紹了Zen 2(左)和Zen 3(右)。除了對(duì)核心邏輯進(jìn)行細(xì)化之外，這些執(zhí)行引擎與各種內(nèi)存層進(jìn)行交互的方式一直是摘取這一低掛果的來(lái)源。

看一個(gè)八核模塊，Zen 2使用兩個(gè)四核CCX，每個(gè)CCX都可以訪問(wèn)其內(nèi)部L1 / L2緩存和外部L3內(nèi)存池。這些CCX綁在一起形成一個(gè)八核CCD。顯然，這是一個(gè)并非最優(yōu)的策略，因此Zen 3擺脫了CCX，并用單片CCD代替了CCX，每個(gè)核心可訪問(wèn)完整的32MB L3緩存。當(dāng)然，整體緩存不會(huì)改變，但是核心訪問(wèn)它們的方式會(huì)改變。

這種方法的結(jié)果很容易預(yù)測(cè)。潛在