網(wǎng)絡(luò)資訊：寄存器傳輸級(jí)是什么

今天來(lái)說(shuō)一下寄存器傳輸級(jí)是什么這方面的一些訊息，不少朋友對(duì)寄存器傳輸級(jí)是什么這方面的一些訊息頗感興趣的，小編今天就整理了一些信息，希望對(duì)有需要的朋友有所幫助。

寄存器傳輸級(jí)(RTL)是一種對(duì)同步數(shù)位電路的抽象模型，這種模型是根據(jù)數(shù)字信號(hào)在硬件寄存器、存儲(chǔ)器、組合邏輯裝置和總線等邏輯單元之間的流動(dòng)，以及其邏輯代數(shù)運(yùn)作方式來(lái)確定的。

在數(shù)位電路設(shè)計(jì)中，寄存器傳輸級(jí)(英語(yǔ)：register-transfer level, RTL)是一種對(duì)同步數(shù)位電路的抽象模型，這種模型是根據(jù)數(shù)字信號(hào)在硬件寄存器、存儲(chǔ)器、組合邏輯裝置和總線等邏輯單元之間的流動(dòng)，以及其邏輯代數(shù)運(yùn)作方式來(lái)確定的。

簡(jiǎn)介

寄存器傳輸級(jí)抽象模型在諸如 Verilog 和 VHDL 的硬件描述語(yǔ)言中被用于創(chuàng)建對(duì)實(shí)際電路的高層次描述，而低層次描述甚至實(shí)際電路可以通過(guò)高層次描述導(dǎo)出。在現(xiàn)代的數(shù)位設(shè)計(jì)中，寄存器傳輸級(jí)上的設(shè)計(jì)是最典型的工作流程。邏輯合成工具可以根據(jù)寄存器傳輸級(jí)的描述構(gòu)建更低級(jí)別的電路描述。

寄存器傳輸級(jí)描述

圖中所示為一個(gè)能夠按照時(shí)間脈沖交替改變輸出邏輯電平的簡(jiǎn)單電路。左邊的反相器(帶圓點(diǎn)的三角形)構(gòu)成了組合邏輯(Combination logic)部分，而右邊的寄存器(Register)則保持當(dāng)前的狀態(tài)。

一個(gè)同步電路由兩個(gè)主要元素構(gòu)成：寄存器和組合邏輯電路。寄存器通常由 D 觸發(fā)器組成，按照給定時(shí)間脈沖來(lái)進(jìn)行同步時(shí)序操作，這個(gè)部分使得時(shí)序邏輯電路具有記憶的功能。組合邏輯電路則由邏輯門(mén)組成，提供電路的所有邏輯功能。

例如，一個(gè)非常簡(jiǎn)單的同步電路如右圖所示。寄存器的輸出端，通過(guò)一個(gè)反相器連接到其輸入端，這樣，每遇到一個(gè)時(shí)間脈沖的上升沿信號(hào)，輸出端的邏輯電平改變一次。在這個(gè)電路中，反相器構(gòu)成了組合邏輯電路部分。

如果使用硬件描述語(yǔ)言來(lái)設(shè)計(jì)數(shù)字集成電路，設(shè)計(jì)人員通常并不在晶體管級(jí)進(jìn)行設(shè)計(jì)，而是在更高的抽象級(jí)別(層次)進(jìn)行工程設(shè)計(jì)。在硬件描述語(yǔ)言中，設(shè)計(jì)人員只需要聲明寄存器(就像在計(jì)算機(jī)編程語(yǔ)言中聲明變量一樣)，然后使用類(lèi)似計(jì)算機(jī)編程中的條件(if…then…else)、選擇(case)等運(yùn)算符來(lái)描述組合邏輯的功能。我們把上述這樣級(jí)別的設(shè)計(jì)稱(chēng)為寄存器傳輸級(jí)的設(shè)計(jì)。這個(gè)術(shù)語(yǔ)主要是指我們的關(guān)注點(diǎn)為信號(hào)在寄存器之間的流動(dòng)。

例如，上面提到過(guò)的這個(gè)例子可以用下面的 VHDL 代碼來(lái)描述：

通過(guò)使用電子設(shè)計(jì)自動(dòng)化工具來(lái)完成邏輯綜合，上面的代碼描述可以直接被“翻譯”為等效的硬件配置，這一步驟可以在專(zhuān)用集成電路或現(xiàn)場(chǎng)可編程邏輯門(mén)陣列上實(shí)現(xiàn)。邏輯綜合工具軟件一般還能夠?qū)?fù)雜的邏輯進(jìn)行簡(jiǎn)化，從而降低成本。

在寄存器傳輸級(jí)，可以分成幾種電路。如果寄存器的輸出端和輸入端存在環(huán)路，這樣的電路被稱(chēng)為“狀態(tài)機(jī)”，常被歸類(lèi)到時(shí)序邏輯電路中。如果寄存器之間有連接，而沒(méi)有上述的“回環(huán)”，則這樣的電路結(jié)構(gòu)被稱(chēng)為“流水線結(jié)構(gòu)”。

在電路設(shè)計(jì)流程中的地位

寄存器傳輸級(jí)流程是集成電路設(shè)計(jì)(Integrated circuit design)中進(jìn)行邏輯設(shè)計(jì)的步驟。

一個(gè)寄存器傳輸級(jí)的描述通常會(huì)通過(guò)邏輯綜合工具轉(zhuǎn)換成邏輯門(mén)級(jí)電路連線網(wǎng)表的描述。然后，這一步的成果再經(jīng)過(guò)布線等步驟，得到物理的電路。

這一過(guò)程通常還會(huì)使用邏輯模擬工具驗(yàn)證寄存器傳輸級(jí)描述的功能是否正確。

以上就是關(guān)于寄存器傳輸級(jí)是什么這方面的一些信息了 小編整理的這些訊息希望對(duì)童鞋們有所幫助。