vhdl語言（關(guān)于vhdl語言的簡(jiǎn)介）

2022-09-04 00:42:03 編輯：伏致輪來源：

導(dǎo)讀大家好，vhdl語言，關(guān)于vhdl語言的簡(jiǎn)介很多人還不知道，現(xiàn)在讓我們一起來看看吧！1、VHDL的英文全名是Very-High-Speed Integrated Circui

大家好，vhdl語言，關(guān)于vhdl語言的簡(jiǎn)介很多人還不知道，現(xiàn)在讓我們一起來看看吧！

1、VHDL的英文全名是Very-High-Speed Integrated Circuit HardwareDescription Language,誕生于1982年。

2、1987年底，VHDL被IEEE和美國國防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言。

3、自IEEE公布了VHDL的標(biāo)準(zhǔn)版本，IEEE-1076（簡(jiǎn)稱87版)之后，各EDA公司相繼推出了自己的VHDL設(shè)計(jì)環(huán)境，或宣布自己的設(shè)計(jì)工具可以和VHDL接口。

4、此后VHDL在電子設(shè)計(jì)領(lǐng)域得到了廣泛的接受，并逐步取代了原有的非標(biāo)準(zhǔn)的硬件描述語言。

本文關(guān)于vhdl語言的簡(jiǎn)介就講解完畢，希望對(duì)大家有所幫助。

標(biāo)簽：

免責(zé)聲明：本文由用戶上傳，如有侵權(quán)請(qǐng)聯(lián)系刪除！

本站除標(biāo)明“本站原創(chuàng)”外所有信息均轉(zhuǎn)載自互聯(lián)網(wǎng) 版權(quán)歸原作者所有。

郵箱：toplearningteam#gmail.com (請(qǐng)將#換成@)